特許
J-GLOBAL ID：200903010384769226
電子機器装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
高田 修治
公報種別：公開公報
出願番号（国際出願番号）：特願平10-196399
公開番号（公開出願番号）：特開2000-030000
出願日： 1998年07月10日
公開日（公表日）： 2000年01月28日
要約：
【要約】【課題】 電源投入時にピン端子の短絡チェックを行うと共に、更に改善されたセキュリティーチェックを行うことにより、誤動作を確実に防止しつつ、不正なカートリッジを排除することのできる電子機器装置を提供することを目的とする。【解決手段】 電子機器装置本体2と、電子機器装置本体2に着脱自在に装着されるカートリッジ5を有し、カートリッジ5は複数の端子を有するコネクタを具備し、当該コネクタを介して電子機器装置本体2と接続される。電子機器装置本体2は複数の端子を介して接続される回路部の短絡検出を行うための第1の短絡検出信号を出力する第1の信号出力手段と、第2の短絡検出信号を出力する第2の信号出力手段を有する。カートリッジ5は複数の端子を介して第1の短絡検出信号及び第2の短絡検出信号を受信する受信手段(イニシャル制御部47)を有し、イニシャル制御部47は、受信した第1及び第2の短絡検出信号に基づいて短絡しているか否かを判定する判定手段(短絡判定回路52)を有して構成される。
請求項（抜粋）：
下記の要件を備えてなることを特徴とする電子機器装置。(イ)電子機器装置本体と、当該電子機器装置本体に着脱自在に装着されるカートリッジを有すること。(ロ)前記カートリッジは、複数の端子を有するコネクタを具備し、当該コネクタを介して電子機器装置本体と接続されること。(ハ)前記電子機器装置本体は、前記複数の端子を介して接続される回路部の短絡検出を行うための第1の短絡検出信号を出力する第1の信号出力手段を有すること。(ニ)前記電子機器装置本体は、前記第1の短絡検出信号を出力した後に第2の短絡検出信号を出力する第2の信号出力手段を有すること。(ホ)前記第1の短絡検出信号は、複数のビットから成り、各ビットは前記コネクタのそれぞれの端子を経由して伝送されること。(ヘ)前記第1の短絡検出信号を形成するそれぞれのビットは、隣り合う端子を経由するビット同士が互いに異なる論理レベルに設定されていること。(ト)前記第2の短絡検出信号は、複数のビットから成り、各ビットは前記コネクタのそれぞれの端子を経由して伝送されること。(チ)前記第2の短絡検出信号を形成するそれぞれのビットは、隣り合う端子を経由するビット同士が互いに異なる論理レベルに設定され、且つ第1の短絡検出信号の対応する各ビットの論理レベルとは異なる論理レベルに設定されていること。(リ)前記カートリッジは、前記複数の端子を介して第1の短絡検出信号及び第2の短絡検出信号を受信する受信手段を有すること。(ヌ)前記受信手段は、受信した第1及び第2の短絡検出信号に基づいて短絡しているか否かを判定する判定手段を有すること。(ル)前記判定手段は、第1の短絡検出信号の隣り合うビット同士の論理レベルが互いに異なる論理レベルであり、且つ第2の短絡検出信号の隣り合うビット同士の論理レベルが互いに異なる論理レベルであり、且つ第2の短絡検出信号を形成するそれぞれのビットが、対応する第1の短絡検出信号の各ビットの論理レベルとは異なる論理レベルである場合に、短絡検出結果が良好であると判定すること。
IPC (2件)：
G06K 17/00
, G06F 12/14 320
G06K 17/00 C
, G06K 17/00 S
, G06F 12/14 320 A
5B017AA07
, 5B017BA09
, 5B017CA15
, 5B058CA13
, 5B058KA28
, 5B058KA32
