特許

J-GLOBAL ID：200903010409629670

表示装置用アレイ基板の製造方法

発明者： 久保 明
出願人/特許権者： 株式会社東芝
代理人 (1件)： 蔦田 璋子 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-325138
公開番号（公開出願番号）：特開平10-161149
出願日： 1996年12月05日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 製造歩留りを低下させることなく、高い生産性が確保される表示装置用アレイ基板を提供する。【解決手段】 走査線(111) と、この上の第1絶縁膜(115),(117) 、この上の半導体膜(120) 、半導体膜(120) に電気的に接続されるソース電極(126b)及びドレイン電極(126a)とを含む薄膜トランジスタ(112) と、ドレイン電極(126a)から導出されて走査線(111) と略直交する信号線(110) と、ソース電極(126b)と電気的に接続される画素電極(131) とを備え、画素電極(131) は少なくとも信号線(110) 上に配置される第2絶縁膜(127) を介してソース電極(126b)に電気的に接続され、かつ、前記ドレイン電極(126a)の上面及び信号線(110) の上面を前記画素電極(131) と同一の材料で覆うものである。

請求項（抜粋）：

基板上に配置される走査線と、この上に配置される第1絶縁膜と、この絶縁膜上に配置される半導体膜と、前記半導体膜に電気的に接続されるソース電極及びドレイン電極とを含む薄膜トランジスタと、前記ドレイン電極から導出されて前記走査線と略直交する信号線と、前記ソース電極に電気的に接続される画素電極とを備えた表示装置用アレイ基板の製造方法において、電極薄膜をドライエッチングにてパターニングして前記画素電極を形成するに際し、前記ソース電極、前記ドレイン電極または前記信号線はエッチングガスに曝されないことを特徴とする表示装置用アレイ基板の製造方法。