特許

J-GLOBAL ID：200903010418929481

不揮発性半導体記憶装置と、その読み出し方法、及び書き込み方法

発明者： 中村 明弘 ,  守屋 博之
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-139033
公開番号（公開出願番号）：特開平11-163173
出願日： 1998年05月20日
公開日（公表日）： 1999年06月18日
要約：

【要約】【課題】選択メモリトランジスタのゲート閾値電圧を、拡散層や他のトランジスタの抵抗変動の影響を受けないで高精度に読み出す。【解決手段】半導体の素子形成領域(pウェルW1,W2)にソース領域とドレイン領域とを有するメモリトランジスタ(M11等)を行列状に複数配置してメモリアレイ1が構成され、また素子形成領域が少なくとも行方向で個々に電位設定可能にW1とW2に分離され、読み出しに際し、ソースまたはドレイン領域の何れか一方と選択メモリトランジスタM13が形成された素子形成領域W1とを短絡した状態で、他方にバイアス電圧(CBLから3V)を印加し、一方(BL1)に抵抗素子(読出制御回路に内蔵)を介して所定電圧を印加したときに、短絡ノードに現出する電圧値を(A/Dコンバータ4により)読み取る。一方または他方側に設けた内蔵電流源によって所定の電流を流してもよい。

請求項（抜粋）：

半導体基板の主面側に形成された素子形成領域にソース不純物領域とドレイン不純物領域とが形成され、当該両不純物領域に挟まれたチャネル形成領域上に少なくとも絶縁膜を介してゲート電極を積層してなるメモリトランジスタを行列状に複数配置してメモリアレイが構成されている不揮発性半導体記憶装置の読み出し方法であって、前記読み出しに際し、前記ソース不純物領域またはドレイン不純物領域の何れか一方の不純物領域と選択メモリトランジスタが形成された前記素子形成領域とを短絡した状態で、他方の不純物領域にバイアス電圧を印加し、前記一方の不純物領域に抵抗素子を介して所定電圧を印加したときに、当該抵抗素子と前記一方の不純物領域との接続ノードに現出する電圧値を読み取る不揮発性半導体記憶装置の読み出し方法。

IPC (5件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  G11C 16/02 ,  H01L 27/115

FI (4件)：

H01L 29/78 371 ,  G11C 17/00 613 ,  G11C 17/00 641 ,  H01L 27/10 434