特許
J-GLOBAL ID：200903010424272664
高速バイポーラ/BiCMOS回路のESD保護のための改良されたバイポーラSCRトリガリング
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-293083
公開番号（公開出願番号）：特開平9-191082
出願日： 1996年09月30日
公開日（公表日）： 1997年07月22日
要約：
【要約】【課題】 バイポーラ/BiCMOS回路に対する静電気放電(ESD)保護回路に用いられるバイポーラSCRトリガリングを提供する。【解決手段】 本発明のバイポーラ構造体は、入力ピンおよび出力ピンに関し小さな分路静電容量値と小さな直列抵抗値とを有することを特徴とし、それにより小さなシリコン領域を有しかつ信号路に付加されるインピーダンスがほとんどないまたは全くないESD保護回路を構成することができる。本発明の1つの好ましい特徴では、先行技術におけるようにP形基板に対してではなく、バイポーラ/BiCMOS装置のN形ウエルの中に、SCRが組み立てられる。本発明の1つの好ましい特徴は、NPNトランジスタによってBSCR動作を制御するために、抵抗器と組み合わせてツェナ・ダイオードを用いることである。
請求項（抜粋）：
(イ) 第1導電形の半導体部材で作成された第1半導体層52と、(ロ) 前記第1半導体層52の少なくとも一部分の上に配置され、かつ前記第1半導体層と反対の導電形の部材で作成された、第2半導体層54と、(ハ) 前記第2半導体層54の少なくとも一部分の上に配置され、かつ前記第2半導体層54と同じ導電形の部材で作成された、第3半導体層58と、(ニ) 前記第3半導体層58に隣接して配置され、かつ共通の導電形を有する、少なくとも2個の横方向に間隔を有して配置された第1注入領域62および64と、(ホ) 前記少なくとも2個の第1注入領域62と64の間に配置された第2注入領域66と、(ヘ) 前記第2注入領域66の少なくとも一部分と接触し、かつ前記第2注入領域と反対の導電形を有する、第3注入領域68と、(ト) 前記第3注入領域68から横方向に間隔を有して配置され、かつ前記第2注入領域と共通の導電形を有し、かつ第1注入領域62と第2注入領域66と第3注入領域68とおよび前記前記第3半導体層58とが一緒になってバイポーラ・シリコン制御整流器を定める、第4注入領域76と、を有する、静電気放電から回路を保護する構造体。
IPC (4件)：
H01L 27/06
, H01L 27/04
, H01L 21/822
, H01L 21/8249
H01L 27/06 311 C
, H01L 27/04 H
, H01L 27/06 101 P
, H01L 27/06 321 Z
