特許
J-GLOBAL ID：200903010428310277

半導体装置及びその製造方法

発明者：
永原 誠司

永原 誠司 について

, 
柴 和利

柴 和利 について

, 
濱中 信秋

濱中 信秋 について

, 
宇佐美 達矢

宇佐美 達矢 について

, 
横山 孝司

横山 孝司 について


出願人/特許権者：
NECエレクトロニクス株式会社

NECエレクトロニクス株式会社 について


代理人 (1件)： 宮本 恵司
公報種別：公開公報
出願番号（国際出願番号）：特願2002-340160
公開番号（公開出願番号）：特開2003-229481
出願日： 2002年11月22日
公開日（公表日）： 2003年08月15日
要約：
【要約】【課題】レジストパターンの解像不良を引き起こす反応阻害物質を確実に除去することが可能なダマシン構造の半導体装置及びその製造方法の提供。【解決手段】基板上に、少なくとも第1層間絶縁膜6及び低誘電率膜からなる第2層間絶縁膜4を有し、第2層間絶縁膜上に形成した第1レジストパターン1aを用いてビアホール9を形成し、アミン成分を含有する有機剥離液で有機剥離処理を行った後、続いて第2層間絶縁膜上に第2レジストパターン1bを形成する工程を含む半導体装置の製造方法であって、ウェット処理後、第2レジストパターン下層の第2反射防止膜2bを塗布する前に、アニール処理、プラズマ処理、UV処理又は有機溶媒処理の少なくとも一の処理を行い、露光時にレジスト中で発生する酸の触媒作用を阻害するアミン成分を除去して第2レジストパターン1bの解像度の劣化を防止する。
請求項（抜粋）：
絶縁膜が形成された基板に対して、有機剥離液又は洗浄液を用いてウェット処理を行った後、前記絶縁膜上にレジストパターンを形成する工程を含む半導体装置の製造方法において、前記ウェット処理後、前記レジストパターンとなるレジスト又は該レジスト下層に設ける反射防止膜を塗布する前に、前記有機剥離液又は前記洗浄液に含有される物質であって、前記レジストの化学反応を阻害する反応阻害物質を除去する前処理を行うことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/768 ,  G03F 7/38 501 ,  H01L 21/027
FI (3件)：
G03F 7/38 501 ,  H01L 21/90 A ,  H01L 21/30 563
Fターム (55件)：
2H096AA25 ,  2H096CA05 ,  2H096CA06 ,  2H096CA20 ,  2H096JA02 ,  2H096KA02 ,  5F033HH11 ,  5F033HH18 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ11 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK11 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033QQ01 ,  5F033QQ04 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ12 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ54 ,  5F033QQ74 ,  5F033QQ85 ,  5F033QQ92 ,  5F033QQ93 ,  5F033QQ96 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR20 ,  5F033RR23 ,  5F033RR24 ,  5F033RR29 ,  5F033SS15 ,  5F033TT07 ,  5F033TT08 ,  5F033WW02 ,  5F033WW03 ,  5F033XX09 ,  5F033XX10 ,  5F033XX21 ,  5F033XX24 ,  5F046HA03 ,  5F046HA05 ,  5F046HA07
引用特許：
出願人引用 (7件)
全件表示
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM