特許
J-GLOBAL ID：200903010433483961
可変遅延回路及びこれを使用したリング発振回路並びにこれを使用したPLL回路
発明者：
出願人/特許権者：
代理人 (1件)：
森 哲也 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-237666
公開番号（公開出願番号）：特開平8-102643
出願日： 1994年09月30日
公開日（公表日）： 1996年04月16日
要約：
【要約】【目的】 制御可能な遅延時間の最小値が従来よりも小さくでき且つ回路規模も小さい可変遅延回路を実現する。【構成】 インバータ回路3の出力ノード(Va)に容量素子C2を接続した可変遅延回路において、インバータ回路3の出力ノード(Va)と容量素子C2との間に制御信号Vcnt の電圧値に応じてスイッチングのタイミングが変わるスイッチング回路(スイッチングトランジスタTr3)が挿入接続される。そこで、容量素子C2の充電電流を制限するために従来は必要とされた電圧-電流変換回路やカレントミラー回路が不要となる。
請求項（抜粋）：
二値信号を入力とするインバータ回路と、前記インバータ回路の出力ノード側に接続された遅延時間を設定する容量素子とを備え、遅延時間を可変制御するための電圧制御信号によって前記容量素子の充放電を制御するようにした可変遅延回路において、前記インバータ回路に入力信号を供給すると共に、前記インバータ回路の出力ノード及び前記容量素子との間に前記制御信号に応じて前記容量素子に対する充放電電流の通電時間を制御するスイッチング回路を介挿したことを特徴とする可変遅延回路。
IPC (4件)：
H03H 11/26
, H03K 3/03
, H03K 3/354
, H03L 7/099
