特許

J-GLOBAL ID：200903010494341094

光半導体素子の製造方法

発明者： 中村 隆宏
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平4-031126
公開番号（公開出願番号）：特開平5-235477
出願日： 1992年02月19日
公開日（公表日）： 1993年09月10日
要約：

【要約】【目的】 大面積ウェハで均一性,再現性に優れた光半導体素子を得るために、選択成長により活性層,電流ブロック層を作製する一括成長/プロセスの方法を提供する。【構成】 MOVPE選択成長によりまず、n-InPクラッド層2、活性層3、p-InPクラッド層4を作製し活性領域全体を(111)B面で被う。その後、SiO2 膜21を部分的に除去し、(111)B面の成長速度抑制の効果を用い活性領域の両側に電流ブロック層を選択成長する。【効果】 半導体エッチングしないため大面積で高均一な光半導体素子が得られる。また、電流ブロック層を作製しているため高性能な素子が実現できる。

請求項（抜粋）：

半導体基板上に、間に光導波路形成領域を挟んで対向する2本の誘電体薄膜ストライプを形成する工程と、前記誘電体薄膜ストライプ以外の前記半導体基板上に活性層を含む半導体多層膜を積層する選択成長工程とを含む光半導体素子の製造方法において、前記選択成長工程を活性層領域が(111)B面で被われるまで行う工程と、その後に、前記誘電体薄膜ストライプの対向する内側の側縁部を部分的に除去し、前記半導体基板の一部を露出させる工程と、この工程に引き続き前記選択成長した半導体多層膜の両側に電流ブロック層を選択成長する工程とを付加させたことを特徴とする光半導体素子の製造方法。

IPC (2件)：

H01S 3/18 ,  H01L 21/02

引用特許：

審査官引用 (2件)

• 特開昭63-019298
  
• 特開昭63-019299