特許

J-GLOBAL ID：200903010496682581

半導体装置の製造方法

発明者： 山中 英二
出願人/特許権者： 株式会社トーキン
代理人 (1件)： 後藤 洋介 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-004732
公開番号（公開出願番号）：特開平11-204803
出願日： 1998年01月13日
公開日（公表日）： 1999年07月30日
要約：

【要約】【課題】 高耐電圧化しても内部抵抗を小さいまま維持できる構造の半導体装置の製造方法を提供すること。【解決手段】 この製造方法は、制御電極層(P+ 拡散層5)と接続された能動領域部から離れた所に位置される制御電極引き出し層(P+ 拡散層5 ́)に第1の無機膜(Si3 N4 膜6′)を選択的に形成した後、エピタキシャル成長を選択的に行って能動領域部にN- 型エピタキシャル成長単結晶層7(第1の単結晶層)を形成する工程と、単結晶層7表面の能動領域部の直上に第2の無機膜(Si3 N4 膜8)を選択的に形成した後にエピタキシャル成長を施して能動領域部以外の部分に第2の単結晶層(N- 型エピタキシャル成長単結晶層9)を形成する工程とを含む。この状態で耐電圧に関与する外周部の高抵抗シリコン層の厚みt2 +t3 を中央部の能動領域部の厚みt2 に比べて約2倍とする。

請求項（抜粋）：

制御電極層を単結晶内部に埋込んだ構造の半導体装置の製造方法において、前記制御電極層と接続された能動領域部から離れた所に位置される制御電極引き出し層に第1の無機膜を選択的に形成した後にエピタキシャル成長を選択的に行って該能動領域部に第1の単結晶層を形成する工程と、前記第1の単結晶層表面の前記能動領域部の直上に第2の無機膜を選択的に形成した後にエピタキシャル成長を施して該能動領域部以外の部分に第2の単結晶層を形成する工程とを含むことを特徴とする半導体装置の製造方法。