特許
J-GLOBAL ID：200903010522675564
半導体メモリ装置
発明者：
出願人/特許権者：
代理人 (1件)：
吉田 研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-252279
公開番号（公開出願番号）：特開平5-089679
出願日： 1991年09月30日
公開日（公表日）： 1993年04月09日
要約：
【要約】【目的】 ビット線に接続されるメモリセルの数を減少し、ビット線にのる容量を減少する。【構成】 行選択情報Y1 〜Y4 及び列選択情報X1〜X4 によって、アナログスイッチ25,26のうち上段または下段及び奇数列又は偶数列のものをオンする。従って、図において4つあるビット線23,24のうち1つだけがビット線21,22に接続される。従って、非選択列のビット線21,22に接続されるメモリセル10の数を減少し、ビット線21,22にのる容量を減少でき、高速動作を可能とする。
請求項（抜粋）：
行列配置された複数のメモリセルと、このメモリセルの各列に対応して一対ずつ設けられると共に行単位で少なくとも2つに分割され、各メモリセルの相補的な出力端に接続された第1のビット線と、上記メモリセルの各列に対応して一対ずつ設けられ、その列の一対の第1のビット線がそれぞれ接続されると共に、隣接する2列に対応するものについては共有し1つにまとめられている第2のビット線と、第1のビット線と第2のビット線の各接続部に設けられ、両者の接続を制御するスイッチと、行選択アドレス情報および列選択アドレス情報に基づき、各第2ビット線に1つの第1ビット線が接続されるように上記スイッチを制御するスイッチ制御手段と、を有することを特徴とする半導体メモリ装置。
引用特許：
前のページに戻る
