特許
J-GLOBAL ID:200903010534288680

半導体装置及びその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 岡本 啓三
公報種別:公開公報
出願番号(国際出願番号):特願平6-322236
公開番号(公開出願番号):特開平8-181208
出願日: 1994年12月26日
公開日(公表日): 1996年07月12日
要約:
【要約】【目的】間隔をおいて形成される複数の配線パターンを有する半導体装置に関して、配線容量を低減すること。【構成】下地絶縁膜12の上に間隔をおいて並べて形成される配線13と、前記下地絶縁膜12の上で前記配線13の間に間隔をおいて形成され、且つ前記配線13と同層に形成されたダミーパターン14と、前記ダミーパターン14と前記配線13を覆い、かつ前記ダミーパターン14と前記配線13の間で内部に空洞17を有する絶縁膜とを含む。
請求項(抜粋):
下地絶縁膜の上に間隔をおいて並べて形成される配線と、前記下地絶縁膜の上で前記配線の間に間隔をおいて形成され、且つ前記配線と同層に形成されたダミーパターンと、前記ダミーパターンと前記配線を覆い、かつ前記ダミーパターンと前記配線の間で内部に空洞を有する絶縁膜とを有することを特徴とする半導体装置。
IPC (3件):
H01L 21/768 ,  H01L 21/285 301 ,  H01L 23/12 301
引用特許:
出願人引用 (5件)
  • 特開昭63-318752
  • 特開平2-165655
  • 特開昭63-098134
全件表示
審査官引用 (5件)
  • 特開昭63-318752
  • 特開平2-165655
  • 特開昭63-098134
全件表示

前のページに戻る