特許
J-GLOBAL ID：200903010544306783
並列展開型フレーム同期方式
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-215875
公開番号（公開出願番号）：特開平6-061963
出願日： 1992年08月13日
公開日（公表日）： 1994年03月04日
要約：
【要約】【目的】疑似同期を検出する回路と、疑似同期位置以外の位置を検索する予備の同期回路を設け、疑似同期中にもハンチングを行い同期回復時間を短縮する。【構成】エラー検出回路12は疑似同期を検出しエラー信号106を出力する。同期回路3-1〜nうち同期状態にない(n-1)個の同期回路は、優先処理回路10によってハンチング状態となり同期を引き込むと疑似同期状態の同期回路にかわって新たに同期を確立する。予備同期回路3-(n+1)は、セレクタ7によって疑似同期状態の同期回路と同じ入力信号に対してセレクタ8よる疑似同期位置以外の位置をハンチングする。予備同期回路が同期を引き込んだ場合は疑似同期状態の回路の同期位置を新たに引き込んだ同期位置に修正する。従って疑似同期状態においてもハンチングを行うため正常同期に復帰する時間を短縮できる。
請求項（抜粋）：
シリアル信号をn(nは整数)ビットパラレル信号に変換するシリアルパラレル変換手段と、前記nビットパラレル信号から前記シリアル信号の1ビット分ずつずれたn本のnビットパラレル信号を生成するラッチ手段と、前記ラッチ手段のいずれか1本の出力信号を入力し同期パタンと照合して同期引込完了信号を出力するn個の同期手段と、n個の前記同期手段からの各前記同期引込完了信号を受信し最初に同期を確立した前記同期手段を示す同期位置信号を出力しかつ最初に同期を確立した前記同期手段以外のn-1個の前記同期手段にその動作を停止するための制御信号を出力する優先処理手段と、前記優先処理手段の出力する前記同期位置信号により前記nビットパラレル信号を前記同期引込完了を出力した前記同期手段の入力信号と同じビット配置になるようにビット位置を入れかえるビット入替手段とを備える並列展開形フレーム同期方式において、n本の前記nビットパラレル信号から1本を選択する第1のセレクタ手段と、n個の前記同期手段の出力するn個のフレームパルスから1つを選択する第2のセレクタ手段と、前記第1のセレクタ手段の出力信号と前記第2のセレクタ信号とを入力する前記同期手段と同構成のn+1個目の予備同期手段と、前記ビット入替手段の出力信号に対してエラーを検出しエラー検出信号を出力するエラー検出手段と、前記予備同期手段の出力する前記同期引込完了信号と前記エラー検出手段の出力信号とを入力し最初に同期を確立した前記同期手段に対して新たな同期位置を示す信号を出力する制御手段とを付加し、前記優先処理手段は前記エラー検出手段の出力信号を入力した時は新たな前記同期引込完了信号を入力し前記同期位置信号を前記ビット入替手段に出力し、前記制御信号を新たな前記同期引込完了信号を出力した以外のn-1個の前記同期手段に出力し、また前記第1のセレクタ手段と第2のセレクタ手段とに前記同期引込完了信号を出力した前記同期手段の位置を示す選択信号を出力することを特徴とする並列展開形フレーム同期方式。
IPC (2件)：
前のページに戻る
