半導体装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：北野好人
公報種別：公開公報
出願番号（国際出願番号）：特願平10-054892
公開番号（公開出願番号）：特開平11-251318
出願日： 1998年03月06日
公開日（公表日）： 1999年09月17日
要約：

【要約】【課題】シャロートレンチ法により形成した素子分離膜を有する半導体装置及びその製造方法に関し、配線層の加工精度を維持しつつエッチング残渣の発生を防止し、且つ、素子分離膜の沈み込みによるトランジスタ特性等への影響が生じない半導体装置の構造及びその製造方法を提供する。【解決手段】半導体基板10に形成した溝16に埋め込まれ、半導体基板10上に突出した素子分離膜18と、素子分離膜18により画定された素子領域32上に絶縁膜22を介して形成され、素子分離膜18上に延在する配線層26とを有し、配線層26が、素子分離膜18上に延在する領域では素子分離膜18に形成された溝20内に埋め込まれており、表面の高さが全体に渡って素子分離膜18の表面の高さとほぼ等しくなっている。

請求項（抜粋）：

半導体基板に形成した溝に埋め込まれ、前記半導体基板上に突出した素子分離膜と、前記素子分離膜により画定された素子領域上に絶縁膜を介して形成され、前記素子分離膜上に延在する配線層とを有し、前記配線層は、前記素子分離膜上に延在する領域では前記素子分離膜に形成された溝内に埋め込まれており、表面の高さが全体に渡って前記素子分離膜の表面の高さとほぼ等しくなっていることを特徴とする半導体装置。

IPC (2件)：

H01L 21/3205 , H01L 21/76

FI (2件)：

H01L 21/88 K , H01L 21/76 L

前のページに戻る