特許

J-GLOBAL ID：200903010555811315

半導体装置の製造方法

発明者： 峯岸 孝
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願2000-271384
公開番号（公開出願番号）：特開2002-083784
出願日： 2000年09月07日
公開日（公表日）： 2002年03月22日
要約：

【要約】【課題】 従来のアドレス方式ではダイシング後にシートを引き伸ばすと半導体チップの間隔が完全に均一にはならず、MPC時のアドレスとダイシング後のチップの位置にずれが生じる。微小チップになるほどこのずれは大きく、組み立て時に要求のあるランクのチップを選別して組み立てるアドレス方式では大きな問題となっていた。【解決手段】 本発明は、ウエファ上にアライメントターゲットチップを多数設けることにより、ダイシング後に位置ずれが生じても位置補正してマッピングデータを作りなおすもので、特性データと半導体チップを正確に対応させることができるので微小チップの場合でもアドレス方式により必要な特性ランクの選別組み立てが行えることに特徴を有する。

請求項（抜粋）：

ウエファ上にパターン形成された半導体素子を個別に測定し、得られた特性データと前記個々の半導体素子の位置データを管理してダイシング後に特性別に組み立てる半導体装置の製造方法において、前記ウエファ上にターゲットチップを3個以上設けることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/301 ,  H01L 21/66

FI (3件)：

H01L 21/66 B ,  H01L 21/78 C ,  H01L 21/78 L

Fターム (7件)：

4M106AA01 ,  4M106BA01 ,  4M106CA01 ,  4M106DA15 ,  4M106DD23 ,  4M106DJ21 ,  4M106DJ26