半導体集積回路装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：吉田研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-067211
公開番号（公開出願番号）：特開平7-283302
出願日： 1994年04月05日
公開日（公表日）： 1995年10月27日
要約：

【要約】【目的】半導体基板1、ウエル領域4若しくは5の夫々の間、又は複数のウエル領域4、5の夫々の間に素子分離用溝2Wを形成する半導体集積回路装置の製造方法において、製造工程数を削減する。【構成】半導体集積回路装置の製造方法において、半導体基板1の主面の第1領域にアライメントターゲット用第1溝2Sを形成し、他の第2領域、第3領域の夫々の間の境界部分に前記第1溝に比べて溝幅が小さい素子分離用第2溝2Wを形成する。前記半導体基板1の主面全面に熱酸化処理によって熱酸化膜を形成し、少なくとも前記第2溝の内部に前記熱酸化膜3を埋込む。前記半導体基板の主面の第2領域に前記半導体基板と反対導電型のウエル領域4を形成する。又はこの前記ウエル領域を形成するとともに前記半導体基板の主面の第3領域に前記半導体基板と同一導電型のウエル領域5を形成する。

請求項（抜粋）：

下記工程(1)乃至工程(3)を具備したことを特徴とする半導体集積回路装置の製造方法。(1)第1導電型半導体基板の主面の第1領域に、前記半導体基板の主面から深さ方向に形成された、アライメントターゲット用第1溝を形成するとともに、前記半導体基板の主面において、前記第1領域と異なる第2領域、この第2領域に隣接する第3領域の夫々の間の境界部分に、前記第1溝に比べて溝幅が小さい素子分離用第2溝を形成する工程。(2)前記半導体基板の主面全面に熱酸化処理によって熱酸化膜を形成し、少なくとも前記第2溝の内部に前記熱酸化膜を埋込む工程。(3)前記半導体基板の主面の第2領域に、前記半導体基板と反対導電型の第2導電型第1半導体領域を形成する、又はこの第1半導体領域を形成するとともに、前記半導体基板の主面の第3領域に、前記半導体基板と同一導電型の第1導電型第2半導体領域を形成する工程。

IPC (5件)：

H01L 21/76 , H01L 21/8238 , H01L 27/092 , H01L 27/08 331 , H01L 27/08

FI (2件)：

H01L 21/76 N , H01L 27/08 321 N

前のページに戻る