特許

J-GLOBAL ID：200903010558261251

集積回路チップ・パッケージ構造体

発明者： スコット・ローレンス・ヤコブス ,  ペルワイツ・ニハル ,  ブルハン・オズマット ,  ヘンリー・ダイニル・シュナーマン ,  アーサー・リチャード・ジンガー
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 頓宮 孝一 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-270051
公開番号（公開出願番号）：特開平5-198730
出願日： 1987年05月08日
公開日（公表日）： 1993年08月06日
要約：

【要約】【目的】 基準導電層と、基準導電層に隣接して配置され、狭幅の信号ラインおよび広幅の信号ラインを含むパターン化された導電層とを含む多層集積回路チップ・パッケージ構造体において信号ラインのキャパシタンスを減少させること【構成】 集積回路チップ・パッケージは、電力またはアースのための電圧を供給する基準導電層(8)と、これに隣接して配置され、狭幅の信号ライン(20)と広幅の信号ライン(19)とを含むパターン化された導電層とを含む。広幅の信号ライン(19)と対向する領域(7)の基準導電層(8)は除去されており、この領域に存在しない。したがって、信号ラインのキャパシタンスを減少させ、最適動作を達成できる。

請求項（抜粋）：

基板と、上記基板上に形成され、絶縁層と導電層とが交互に配置された多層構造であって、信号ラインを含むパターン化された導電層と電力またはアースのための基準導電層とが隣接して配置されている多層構造とを有し、上記パターン化された導電層の信号ラインが所定の幅の第1の信号ラインと、これよりも幅広い第2の信号ラインとを含み、上記第2の信号ラインと対向する領域に上記基準導電層が存在しないことを特徴とする集積回路チップ・パッケージ構造体。

IPC (2件)：

H01L 23/522 ,  H01L 23/12

FI (2件)：

H01L 23/52 B ,  H01L 23/12 Q