特許

J-GLOBAL ID：200903010568144911

掛け算器

発明者： 宮下 清
出願人/特許権者： 旭化成マイクロシステム株式会社
代理人 (1件)： 杉村 興作 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-168483
公開番号（公開出願番号）：特開2002-368560
出願日： 2001年06月04日
公開日（公表日）： 2002年12月20日
要約：

【要約】【課題】 掛け算器(ミキサ)のショット雑音を減少させることにある。【解決手段】 第1の差動増幅器DA1と、その第1の差動増幅器DA1の対をなすトランジスタM5,M6のソースにそれぞれ接続された第2および第3の差動増幅器DA2,DA3と、それら第2および第3の差動増幅器DA2,DA3のそれぞれの対をなすトランジスタのうちの一方であるM1,M3の出力端子が接続される第1の抵抗成分R1と、それら第2および第3の差動増幅器DA2,DA3のそれぞれの対をなすトランジスタのうちの他方であるM2,M4の出力端子が接続される第2の抵抗成分R2と、を具えてなる掛け算器において、第1の差動増幅器DA1の対をなすトランジスタM5,M6をMOSFETとし、第2および第3の差動増幅器DA2,DA3の対をなすトランジスタM1,M2およびM3,M4をバイポーラ・トランジスタ(BJT)とし、第1の差動増幅器DA1の対をなすトランジスタM5,M6のソースにそれぞれ、所定の電流Ia,Ibを流す電流源を接続したものである。

請求項（抜粋）：

第1の周波数の第1の信号が入力される第1の差動増幅器と、前記第1の差動増幅器の対をなすトランジスタのソースにそれぞれ接続され、それぞれ第2の周波数の第2の信号が入力される第2の差動増幅器および第3の差動増幅器と、前記第2の差動増幅器および第3の差動増幅器のそれぞれの対をなすトランジスタのうちの一方の出力端子が接続される第1の抵抗成分と、前記第2の差動増幅器および第3の差動増幅器のそれぞれの対をなすトランジスタのうちの他方の出力端子が接続される第2の抵抗成分と、を具えてなる掛け算器において、前記第1の差動増幅器の対をなすトランジスタをMOSFETとし、前記第2の差動増幅器および第3の差動増幅器の対をなすトランジスタをバイポーラ・トランジスタとし、前記第1の差動増幅器の対をなすトランジスタのソースにそれぞれ、所定の電流を流す電流源を接続したことを特徴とする、掛け算器。

IPC (2件)：

H03F 3/45 ,  G06G 7/16

FI (2件)：

H03F 3/45 Z ,  G06G 7/16 D

Fターム (18件)：

5J066AA01 ,  5J066AA12 ,  5J066CA32 ,  5J066CA41 ,  5J066FA04 ,  5J066FA20 ,  5J066HA02 ,  5J066HA10 ,  5J066HA18 ,  5J066HA25 ,  5J066HA32 ,  5J066KA02 ,  5J066KA05 ,  5J066MA21 ,  5J066ND01 ,  5J066ND11 ,  5J066ND22 ,  5J066PD02

引用特許：

審査官引用 (1件)

• 低電源電圧で動作する変調回路
  公報種別：公開公報   出願番号：特願平9-322163   出願人：日本電気株式会社