特許
J-GLOBAL ID：200903010584162784
レギュレータ回路
発明者：
出願人/特許権者：
代理人 (1件)：
林 敬之助
公報種別：公開公報
出願番号（国際出願番号）：特願平9-279184
公開番号（公開出願番号）：特開平11-119845
出願日： 1997年10月13日
公開日（公表日）： 1999年04月30日
要約：
【要約】【課題】 レギュレータの出力電圧を電圧分割回路の分圧抵抗比をスイッチ回路を用いて変化させた時、エラーアンプの入力電圧が急激に変化し、レギュレータの出力電圧にオーバーシュート、アンダーシュートが発生する。【解決手段】 エラーアンプの入力部に、電圧分割回路の分圧抵抗比をスイッチ回路を用いて変化させた時に一定時間だけローパスフィルターを接続することで入力部の急激な変化を抑え、レギュレータの出力にオーバーシュート、アンダーシュートが現れるの防ぐ。
請求項（抜粋）：
基準電圧と電圧分割回路の出力電圧との差電圧を増幅するエラーアンプと、前記ブリーダ抵抗の抵抗値を変えるためのスイッチ手段を有するレギュレータ回路において、前記スイッチ手段でブリーダ抵抗の抵抗値を変化させる際にエラーアンプの入力を徐々に変化させることを特徴とするレギュレータ回路。
IPC (2件)：
G05F 1/56 310
, G05F 1/56
G05F 1/56 310 W
, G05F 1/56 310 D
