特許

J-GLOBAL ID：200903010584546531

半導体装置の製造方法

発明者： 西村 哲一
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-178600
公開番号（公開出願番号）：特開平5-029603
出願日： 1991年07月19日
公開日（公表日）： 1993年02月05日
要約：

【要約】【目的】 基板から電源供給する半導体装置の製法に関し,トレンチ内ポリシリコンと基板とのコンタクト抵抗を低減することを目的とする。【構成】 基板表面に絶縁膜2を介して形成された半導体層4,5に素子分離用トレンチ11と電源供給用トレンチ12を形成する工程と,該素子分離用トレンチ内に絶縁膜11A を形成する工程と,該電源供給用トレンチ内底部において該基板を露出させる工程と,該電源供給用トレンチ内一部に選択気相成長によりタングステン14を埋め込む工程と,該電源供給用トレンチ内の残部および該素子分離用トレンチ内にノンドープのポリシリコン13を同時に埋め込む工程と, 該電源供給用トレンチ内ポリシリコン上に高濃度にドープしたポリシリコン膜7'を形成し,該基板を熱処理する工程と, 該ドープしたポリシリコン膜上に電源配線9を形成する工程とを有するように構成する。

請求項（抜粋）：

半導体基板(3)から電源供給を行う半導体装置の製造方法であって,該基板(3)表面に絶縁膜(2) を介して形成された半導体層(4),(5) に素子分離用トレンチ(11)と電源供給用トレンチ(12)を形成する工程と,次いで, 該素子分離用トレンチ内に絶縁膜(11A) を形成する工程と,次いで, 該電源供給用トレンチ内底部において該基板(3)を露出させる工程と,次いで, 該電源供給用トレンチ内一部に選択気相成長によりタングステン(14)を埋め込む工程と,次いで, 該電源供給用トレンチ内の残部および該素子分離用トレンチ内にノンドープのポリシリコン(13)を同時に埋め込む工程と,次いで, 該電源供給用トレンチ内ポリシリコン上に高濃度にドープしたポリシリコン膜(7')を形成し,該基板を熱処理する工程と,次いで, 該ドープしたポリシリコン膜(7')上に電源配線(9) を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (7件)：

H01L 29/44 ,  H01L 21/285 301 ,  H01L 21/76 ,  H01L 21/3205 ,  H01L 21/90 ,  H01L 21/331 ,  H01L 29/73

FI (2件)：

H01L 21/88 F ,  H01L 29/72