特許

J-GLOBAL ID：200903010602365060

半導体装置

発明者： 乾田 昌功
出願人/特許権者： 株式会社豊田自動織機製作所
代理人 (1件)： 大菅 義之
公報種別：公開公報
出願番号（国際出願番号）：特願平4-231141
公開番号（公開出願番号）：特開平6-085242
出願日： 1992年08月31日
公開日（公表日）： 1994年03月25日
要約：

【要約】【目的】 ライフタイム制御によりターンオフ時間の短縮をめざした半導体パワーデバイスにおいて、ターンオフ時間とオン電圧のトレードオフ関係を改善する。【構成】 アノードショート型PゲートGTOは、n- 型半導体基板であるn-型ベース領域1内の表面側にn+ 型カソード領域14及びp型ゲート領域13が形成され、n- 型ベース領域1内の裏面側には選択的にp+ 型アノード領域12が形成され、n- 型ベース領域1の裏面全体にはアノード電極18が形成されている。そして、上記n- 型ベース領域1内のp+ 型アノード領域12の前面のアノード前面領域1aにのみ再結合中心となるプロトンが打ち込まれている。

請求項（抜粋）：

第1の導電型の半導体基板の表面側に形成された第2の導電型の第2の半導体領域と、該第2の半導体領域内の表面に形成された第1の導電型の第1の半導体領域と、前記半導体基板の裏面側に所定間隔隔てて選択的に形成された第2の導電型の第3の半導体領域とを有し、前記第1の半導体領域と前記第3の半導体領域との間を主電流が流れる半導体装置において、前記半導体基板中の前記第3の半導体領域を通る電流の電流路上にのみ再結合中心を形成したことを特徴とする半導体装置。