特許
J-GLOBAL ID:200903010604039062
アレイプロセッサ
発明者:
,
,
出願人/特許権者:
代理人 (1件):
國分 孝悦
公報種別:公開公報
出願番号(国際出願番号):特願平7-039102
公開番号(公開出願番号):特開平8-212168
出願日: 1995年02月03日
公開日(公表日): 1996年08月20日
要約:
【要約】【目的】 アレイプロセッサ全体の処理速度を高速化できるようにする。【構成】 アレイプロセッサ中にある4個のプロセッサ要素1〜4のそれぞれに、自己のプロセッサ要素中のレジスタ15n (n=1〜4)から出力されるキャリと隣接するプロセッサ要素中のレジスタ15n-1 から出力されるキャリとの何れかを選択するマルチプレクサ17n を設け、例えば、1つのプロセッサ要素で演算されるデータが4ビットになったときに上記マルチプレクサ17n により隣接するプロセッサ要素中からのキャリ出力を選択するように切り替えることにより、各プロセッサ要素1〜4を結合して4ビットデータの各桁の演算をビットパラレルに行うことができるようにし、各プロセッサ要素1〜4の動作効率を常に高く維持することができるようにして、アレイプロセッサ全体の演算をより高速に行うことができるようにする。
請求項(抜粋):
所定の演算を行う演算器を有するプロセッサ要素が複数個アレイ状に配置されて成るアレイプロセッサにおいて、上記アレイ状に配置された複数個のプロセッサ要素のそれぞれに、自己のプロセッサ要素で得られる桁上げ信号と隣接するプロセッサ要素で得られる桁上げ信号のうちの何れかを選択して、それを自己のプロセッサ要素中の上記演算器に供給する桁上げ信号選択手段を設けたことを特徴とするアレイプロセッサ。
IPC (2件):
前のページに戻る