特許

J-GLOBAL ID：200903010618650686

半導体装置及びその製造方法

発明者： 島本 裕巳 ,  堀内 勝忠 ,  清田 幸弘 ,  内野 俊 ,  大西 和博 ,  芝 健夫
出願人/特許権者： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
代理人 (1件)： 薄田 利幸
公報種別：公開公報
出願番号（国際出願番号）：特願平6-324607
公開番号（公開出願番号）：特開平8-181323
出願日： 1994年12月27日
公開日（公表日）： 1996年07月12日
要約：

【要約】【目的】チャネル領域を挟んで対向するゲート同士の位置合わせずれが無く、寄生容量や特性ばらつきの小さなダブルゲートSOI構造のMOSFETを得る。【構成】基板1上の酸化膜11を介して聳立した複数のシリコン直方体50を設ける。この直方体の広い面積の表裏面の一部であるチャネル領域3に、ゲート酸化膜14を介して接する多結晶シリコン膜22を1回のホトエッチング工程でパターニングしてゲートを形成する。ソース・ドレイン領域4は、多結晶シリコン膜21によりアルミニウム31のそれぞれの電極S,Dへ引出される。直方体50間の間隙は、ゲート部(a)では多結晶シリコン膜21が、ソース部(b)及びドレイン部では多結晶シリコン膜22が埋め込まれる。

請求項（抜粋）：

支持基板上の第1の絶縁膜を介して並列に配置した複数のシリコン直方体を有し、各シリコン直方体の第1の絶縁膜に接する底面よりも広い表裏面とシリコン直方体の上面との一部を連続して覆うと共に、表裏面とはゲ-ト絶縁膜を介し、上面とは第2の絶縁膜を介して形成されたゲートと、各シリコン直方体の一方の側面及びその側面近傍の表裏面から取り出されたソース引出し電極と、他方の側面及びその側面近傍の表裏面から取り出されたドレイン引出し電極とから構成され、更に各隣接する同一電極同士が電気的に接続されていることを特徴とする半導体装置。

IPC (2件)：

H01L 29/786 ,  H01L 27/12