特許

J-GLOBAL ID：200903010621287207

半導体記憶装置及びこれを用いた情報処理装置

発明者： 鴨志田 昌弘 ,  大脇 幸人
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願2000-371012
公開番号（公開出願番号）：特開2002-175697
出願日： 2000年12月06日
公開日（公表日）： 2002年06月21日
要約：

【要約】【課題】 強誘電体メモリに書き込む情報を誤り検出符号を用いて符号化し、誤り検出回路とパリティ記憶セルを用いることで、強誘電体メモリに書き込んだ情報にデータ破壊が起こったか否かの判定を高速に行うことを目的とする。【解決手段】 情報を記憶するメモリセル3と、このメモリセル3に記憶された情報が伝達されるビット線BLと、このビット線BLに伝達される情報を外部に伝達し、かつ、外部から入力される情報をこのビット線BLに伝達するデータ線DQと、前記ビット線BL上に現れるメモリセル3に記憶された情報を用いて誤り検出処理を行い、誤りを検出した場合は誤り検出信号を出力する第1誤り検出回路7とを有する半導体記憶装置を提供する。

請求項（抜粋）：

情報を記憶するメモリセルと、このメモリセルに記憶された情報が伝達されるビット線と、このビット線に伝達される情報を外部に伝達し、かつ、外部から入力される情報をこのビット線に伝達するデータ線と、前記ビット線上に現れる、前記メモリセルに記憶した情報を用いて誤り検出処理を行い、誤りを検出した場合に誤り検出信号を出力する第1誤り検出回路とを有することを特徴とする半導体記憶装置。

IPC (4件)：

G11C 29/00 631 ,  G06F 12/16 310 ,  G11C 11/22 ,  G11C 14/00

FI (4件)：

G11C 29/00 631 D ,  G06F 12/16 310 B ,  G11C 11/22 ,  G11C 11/34 352 A

Fターム (14件)：

5B018GA01 ,  5B018HA12 ,  5B018KA02 ,  5B018NA05 ,  5B024AA01 ,  5B024AA07 ,  5B024AA15 ,  5B024BA02 ,  5B024BA29 ,  5B024CA07 ,  5L106AA01 ,  5L106BB02 ,  5L106BB11 ,  5L106GG07