特許
J-GLOBAL ID：200903010637431731
半導体集積回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-303538
公開番号（公開出願番号）：特開平6-150652
出願日： 1992年11月13日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】 半導体記憶装置(DRAM)等の、基板バイアス発生回路を内蔵した半導体集積回路に係り、電源電圧が低電圧化されても、効率よく、十分に低い基板バイアスを供給する基板バイアス発生回路を内蔵した半導体集積回路を提供する。【構成】 第1のチャージポンプ回路の出力をさらに第2のチャージポンプ回路でポンピングし、第1のチャージポンプ回路を駆動する発振回路1の出力を、分周回路2によって1/2の周波数で発振する信号に変換し、この信号で第2のチャージポンプ回路を駆動する。第2のチャージポンプ回路は第1のチャージポンプ回路の2倍の周期で駆動されるので、第1のチャージポンプ回路でノード107の電荷を排出する動作が完了する毎に、第1のチャージポンプ回路の出力ノード107をチャージアップする動作と、基板から電荷を吸い上げる動作が行われ、第2のチャージポンプ回路でのロスが無い。
請求項（抜粋）：
第1のチャージポンプ回路と、前記第1のチャージポンプ回路の出力をさらにポンピングする第2のチャージポンプ回路と、前記第1のチャージポンプ回路を駆動する発振周波数を出力する発振回路と、前記第2のチャージポンプ回路を駆動する前記発振回路の1/2の周波数を出力する分周回路とを備えた半導体集積回路。
IPC (3件)：
G11C 11/407
, H01L 27/04
, H03K 19/094
G11C 11/34 354 F
, H03K 19/094 D
