特許

J-GLOBAL ID：200903010668311319

回路基板とその製造方法

発明者： 大井 政幸
出願人/特許権者： 富士フイルムマイクロデバイス株式会社 ,  富士写真フイルム株式会社
代理人 (1件)： 高橋 敬四郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-166360
公開番号（公開出願番号）：特開平6-013488
出願日： 1992年06月24日
公開日（公表日）： 1994年01月21日
要約：

【要約】 (修正有)【目的】 ICのような半導体素子を含む回路素子を実装するための回路基板とその製造方法に関し、低コストで薄形の熱放散性の良い回路基板とその製造方法を提供することを目的とする。【構成】 樹脂基板1の面の上に金属箔を形成する工程と、前記金属箔に該金属箔による回路パターン4と回路素子2の放熱領域のパターンとを形成する工程と、前記樹脂基板の前記放熱領域のパターンの反対側の面にレーザ光を照射して照射領域の前記樹脂基板部分を除去し、前記回路素子が内包できるような穴を形成して前記放熱領域の金属箔を露出させる工程と、前記穴に前記回路素子を挿入して前記回路素子と前記放熱領域の露出した金属箔とを接着する工程とを有する。

請求項（抜粋）：

樹脂基板の面の上に金属箔を形成する工程と、前記金属箔に該金属箔による回路パターンと回路素子の放熱領域のパターンとを形成する工程と、前記樹脂基板の前記放熱領域のパターンの反対側の面にレーザ光を照射して照射領域の前記樹脂基板部分を除去し、前記回路素子が内包できるような穴を形成して前記放熱領域の金属箔を露出させる工程と、前記穴に前記回路素子を挿入して前記回路素子と前記放熱領域の露出した金属箔とを接着する工程とを有する回路基板の製造方法。

IPC (3件)：

H01L 23/12 ,  H01L 21/52 ,  H05K 3/00

FI (2件)：

H01L 23/12 J ,  H01L 23/12 F