特許

J-GLOBAL ID：200903010694038914

半導体装置の製造方法

発明者： 両角 幸男 ,  平野 優
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-001079
公開番号（公開出願番号）：特開平6-204243
出願日： 1993年01月07日
公開日（公表日）： 1994年07月22日
要約：

【要約】【構成】MOSトランジスタを有する半導体装置の製造方法に関する。MOSトランジスタのゲート電極15の選択エッチングの際に形成した側壁保護膜24を高濃度不純物領域19のイオン注入マスクの一部とし、更に該側壁保護膜24を除去後、イオン注入を行いソース、ドレインの低濃度不純物領域16を形成する。【効果】ゲート電極エッチングの際に形成した側壁の保護膜を、トランジスタのオフセット領域を形成するスペーサーとして用い、 側壁スペーサー形成の為のシリコン酸化膜成長と全面エッチバックの工程が不要になりパーティクルの低減と工程短縮が図られる。更にフィールド絶縁膜13のエグレやソース、ドレイン表面の欠陥発生が防止でき、平坦化とジャンクションリーク等の低減がなされる。又イオン注入スペーサーの役割をする側壁保護膜の寸法制御が容易となり、トランジスタのパンチスルーやホットキャリアに対する特性が安定する。

請求項（抜粋）：

ゲート電極の選択エッチング時に形成させた側壁保護膜を、MOSトランジスタ不純物領域形成の為のイオン注入マスクの一部としたことを特徴する半導体装置の製造方法。

IPC (4件)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/266 ,  H01L 21/28

FI (2件)：

H01L 29/78 301 P ,  H01L 21/265 M

引用特許：

審査官引用 (3件)

• 特開昭50-091113
  
• 特開昭54-042806
  
• 特開平4-309621