特許
J-GLOBAL ID：200903010694670025
メモリ制御方法及び装置
発明者：
出願人/特許権者：
代理人 (1件)：
山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平10-123689
公開番号（公開出願番号）：特開平11-316716
出願日： 1998年05月06日
公開日（公表日）： 1999年11月16日
要約：
【要約】【課題】フラッシュROM等への書き込みに際し、ソフトウエアによる処理の負担を軽減し、データ転送に関わる処理を高速化し、更に、外部からの停電時にもフラッシュROM等への書き込みを行うことができるメモリ制御方法及び装置を提供する。【解決手段】 フラッシュROM23への書き込みに際し、バス制御部21、バッファメモリ24、DMAC(Direct Memory Access Controler)22を備え、メモリ転送に関わる処理をハードウエア化し、ソフトウエアの介在を極力減らすことによって、メモリ転送を高速化している。又、ファイル盤200内に二次電池27を備え、停電時には、瞬時に電源が二次電池27に切り替わるようにしている。
請求項（抜粋）：
ダイレクト・メモリ・アクセス・コントローラ(DMAC)の指示に基づいてバッファメモリに格納されたデータを不揮発性半導体メモリに書き込むメモリ制御装置であって、前記DMACと前記バッファメモリと前記半導体不揮発メモリはバス制御部に接続されており、前記DMACと前記バス制御部はCPUで制御され、前記DMACと前記バッファメモリと前記半導体不揮発メモリと前記バス制御部とは電源回路又は二次電池で駆動されることを特徴とするメモリ制御装置。
IPC (7件)：
G06F 12/16 340
, G06F 1/26
, G06F 1/30
, G06F 13/28 310
, G11C 11/41
, G11C 16/02
, G11C 16/06
G06F 12/16 340 M
, G06F 13/28 310 D
, G06F 1/00 330 D
, G06F 1/00 335 C
, G06F 1/00 341 L
, G11C 11/34 Z
, G11C 17/00 601 Q
, G11C 17/00 631
