特許

J-GLOBAL ID：200903010705707317

半導体装置の製造方法

発明者： 竹中 伸之
出願人/特許権者： シヤープ株式会社
代理人 (1件)： 梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平3-253217
公開番号（公開出願番号）：特開平5-094975
出願日： 1991年10月01日
公開日（公表日）： 1993年04月16日
要約：

【要約】【構成】 被エッチング膜である層間絶縁膜3上に、第1レジスト膜6,SOG膜7,第2レジスト膜8を順に堆積し、前記第2レジストを用いて、前記SOG膜7を所定の形成に開口する。次に、該SOG膜7をマスクとして、O2プラズマエッチングにより、第1レジスト膜6を等方性エッチングを行った後、RIE法により、異方性エッチングを行う。その後、該第1レジスト6をマスクとして、層間絶縁膜3を異方性エッチングする。【効果】 第1レジストを異方性エッチングする量が減少するため、アスペクト比が従来技術の場合に比べて減少するため、よりエッチングレートの安定した、制御性に優れた加工方法を提供できる。

請求項（抜粋）：

表面に凹凸を有する被エッチング膜をドライエッチングにより加工する工程を有する半導体装置の製造方法において、上記被エッチング膜上にフォトレジストを塗布した後、該フォトレジスト上に所定の形状のマスクを形成する工程と、前記被エッチング膜表面が少なくとも露出しない量のフォトレジストの等方性エッチングを行う工程と、該工程後、前記所定の形状のマスクを用いて、前記被エッチング膜表面が露出するまでフォトレジストの異方性エッチングを行う工程と、上記工程により形成されたフォトレジストマスクを用いて、前記被エッチング膜をドライエッチングにより加工する工程とを有することを特徴とする、半導体装置の製造方法。