マンアレイアーキテクチャにおける複素数乗算及び高速フーリエ変換(FFT)の効率的な実現

発明者： , ,
出願人/特許権者：
代理人 (1件)：大塚康徳 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-576342
公開番号（公開出願番号）：特表2002-527808
出願日： 1999年10月08日
公開日（公表日）： 2002年08月27日
要約：

【要約】複素数乗算結果の効率的な計算及び非常に効率的な高速フーリエ変換(FFT)を提供する。特殊複素数乗算命令、並びに計算と重複される処理要素(101、151、153、155)間の通信動作と共に、並列アレイVLIWデジタル信号処理装置(100)を採用して、非常に高性能の演算を実行する。タイトにパックされたVLIW(100)のループを連続して繰り返すことにより、複素数乗算パイプラインハードウェアを効率的に使用できる。加えて、組み合わせ乗算累算演算を支援するための効率的な技法も説明する。

請求項（抜粋）：

複素数乗算計算を効率的に処理するための装置であって、少なくとも1つのコントローラシーケンスプロセッサ(SP)と、プロセス制御命令を格納するメモリと、 PEを制御すべく作用して一対の複素数を含む乗算演算を実行する、前記メモリに格納された第1の複素数乗算命令と、前記第1の複素数乗算命令を実現するハードウェアとを具備する装置。

IPC (6件)：

G06F 15/16 610 , G06F 9/30 350 , G06F 9/38 370 , G06F 15/173 , G06F 17/14 , G06F 17/16

FI (6件)：

G06F 15/16 610 G , G06F 9/30 350 F , G06F 9/38 370 X , G06F 15/173 F , G06F 17/14 A , G06F 17/16 N

Fターム (8件)：

5B013DD04 , 5B033BE05 , 5B045BB11 , 5B045GG12 , 5B045GG17 , 5B056BB43 , 5B056BB45 , 5B056FF16

前のページに戻る