特許

J-GLOBAL ID：200903010729898938

半導体記憶装置

発明者： 月川 靖彦
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-284624
公開番号（公開出願番号）：特開2001-110182
出願日： 1999年10月05日
公開日（公表日）： 2001年04月20日
要約：

【要約】【課題】 ライトイネーブル信号にノイズが入った場合の誤書込を防止する。【解決手段】 ライトイネーブル信号/WEの活性化に応答してライト状態信号WSを活性化するWS信号発生回路241と、WS信号の活性化に応答してライトドライバイネーブル信号DEを活性化するDE信号発生回路244とを備えたDRAMのタイミングジェネレータ24において、/WE信号の非活性化に応答してドライバリセット信号/DRES1を活性化するドライバリセット回路242を設け、DE信号発生回路244中のフリップフロップ回路2441より後のNAND回路24431に/DRES1信号を与える。

請求項（抜粋）：

メモリセルアレイと、ライトイネーブル信号の活性化に応答してライト状態信号を活性化するライト状態信号発生回路と、前記ライトイネーブル信号の非活性化に応答して第1のドライバリセット信号を活性化するドライバリセット回路と、前記ライト状態信号の活性化に応答してライトドライバイネーブル信号を活性化し、前記第1のドライバリセット信号の活性化に応答して前記ライトドライバイネーブル信号を非活性化するライトドライバイネーブル信号発生回路と、前記ライトドライバイネーブル信号に応答して動作可能にされ、前記メモリセルアレイに書込まれるべきデータ信号を駆動するライトドライバとを備える、半導体記憶装置。

FI (2件)：

G11C 11/34 362 C ,  G11C 11/34 362 D

Fターム (5件)：

5B024AA03 ,  5B024BA21 ,  5B024BA23 ,  5B024BA25 ,  5B024CA07