特許

J-GLOBAL ID：200903010750932011

半導体装置の製造方法

発明者： 西川 伸之 ,  鈴木 寿哉 ,  山上 朗 ,  稲垣 聡
出願人/特許権者： 富士通株式会社 ,  富士通ヴィエルエスアイ株式会社
代理人 (1件)： 北野 好人
公報種別：公開公報
出願番号（国際出願番号）：特願平8-318129
公開番号（公開出願番号）：特開平10-163126
出願日： 1996年11月28日
公開日（公表日）： 1998年06月19日
要約：

【要約】【課題】 TiN膜をCVD法により堆積する半導体装置の製造方法において、コンタクトメタルとTiN膜との間の膜剥がれを防止しうる半導体装置の製造方法を提供する。【解決手段】 下地基板上にコンタクトメタルを35nm以上堆積するコンタクトメタル堆積工程(ステップS11)と、前記コンタクトメタルを窒化するコンタクトメタル窒化工程(ステップS12)と、窒化した前記コンタクトメタル上に、Tiのハロゲン化物をソースに用いた化学気相成長法によりTiN膜を堆積するTiN膜堆積工程(ステップS13)とにより半導体装置を製造する。

請求項（抜粋）：

下地基板上にコンタクトメタルを35nm以上堆積するコンタクトメタル堆積工程と、前記コンタクトメタルを窒化するコンタクトメタル窒化工程と、窒化した前記コンタクトメタル上に、Tiのハロゲン化物をソースに用いた化学気相成長法によりTiN膜を堆積するTiN膜堆積工程とを有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/28 301 ,  H01L 21/768

FI (2件)：

H01L 21/28 301 R ,  H01L 21/90 C