特許
J-GLOBAL ID：200903010757477727
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平3-224637
公開番号（公開出願番号）：特開平5-048017
出願日： 1991年08月10日
公開日（公表日）： 1993年02月26日
要約：
【要約】 (修正有)【目的】 寄生容量の影響を排除したキャパシタを内蔵した半導体集積回路装置を提供する。【構成】 半導体基板上1に形成されたキャパシタを構成する電極7a,7bとともに寄生容量を構成する半導体領域又は配線層に対して、上記キャパシタを構成する電極の信号を受けるボルテージフォロワ回路を設けて出力電圧を印加する。【効果】 寄生容量の両電極は直流電圧しか供給されないから等価的に寄生容量を無くすことができる。
請求項（抜粋）：
半導体基板上に形成されたキャパシタと、このキャパシタを構成する電極の信号を受け、この電極とともに寄生容量を構成する半導体領域又は配線層に出力電圧を供給するボルテージフォロワ回路とを含むことを特徴とする半導体集積回路装置。
IPC (3件)：
H01L 27/08 331
, H01L 27/04
, H01L 29/92
