特許

J-GLOBAL ID：200903010775725037

半導体集積回路の設計方法

発明者： 黒川 圭一
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平10-224342
公開番号（公開出願番号）：特開2000-055986
出願日： 1998年08月07日
公開日（公表日）： 2000年02月25日
要約：

【要約】【課題】 クロックスキュー等による誤動作を防止し、かつスキャンチェーンを短く接続して小レイアウト面積を実現する。【解決手段】 クロックツリー構成に基づいてスキャンレジスタを階層的にグループ化し、クロック入力端子から各クロックツリーバッファまでのクロック信号伝播時間とクロック入力端子から各スキャンレジスタまでのクロック信号伝播時間を求め、スキャンレジスタグループ毎にクロックスキューを求め、クロックスキュー情報に基づいてスキャンレジスタグループ毎に配線長最短か誤動作防止かの属性を設定し、誤動作防止属性が設定されたスキャンレジスタグループに対して誤動作防止を目的としてスキャンチェーンを接続し、配線長最短の属性が設定されたスキャンレジスタグループに対して配置情報を用いて配線長最短でスキャンチェーンを接続するものである。

請求項（抜粋）：

スキャンレジスタをグループ化し、前記グループ毎に、クロックスキュー情報に基づいて、配線長最短スキャンチェーン接続手法と、誤動作防止スキャンチェーン接続手法を切り替えて、スキャンチェーンを接続することを特徴とする半導体集積回路の設計方法。

IPC (3件)：

G01R 31/28 ,  G06F 17/50 ,  H01L 21/82

FI (3件)：

G01R 31/28 G ,  G06F 15/60 654 N ,  H01L 21/82 T

Fターム (26件)：

2G032AA04 ,  2G032AC10 ,  2G032AE04 ,  2G032AE07 ,  2G032AE08 ,  2G032AG04 ,  2G032AG07 ,  2G032AH07 ,  2G032AK01 ,  2G032AK02 ,  2G032AK11 ,  2G032AK14 ,  2G032AK16 ,  2G032AL03 ,  2G032AL04 ,  5B046AA08 ,  5B046BA03 ,  5B046JA07 ,  5F064BB18 ,  5F064DD04 ,  5F064EE08 ,  5F064EE47 ,  5F064EE54 ,  5F064FF09 ,  5F064FF48 ,  5F064HH10