特許
J-GLOBAL ID：200903010784899536
高速フーリエ変換方法
発明者：
出願人/特許権者：
代理人 (1件)：
高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-030675
公開番号（公開出願番号）：特開2000-231552
出願日： 1999年02月08日
公開日（公表日）： 2000年08月22日
要約：
【要約】【課題】 フォーマット変換などの無駄な処理を省き、できるだけP並列の演算が実行できる高速フーリエ変換方法を提供することである。【解決手段】 常にP並列FFTバタフライ計算が適用できるように、バタフライの区間長がPより小さい場合は、インターリーブ処理によりバタフライ入力ペアの間隔をPに広げるを特徴とする。
請求項（抜粋）：
P(Pは正整数)個のデータを並列に処理できるSIMD(Single Instruction, Multiple Data)型命令を持つSIMD型プロセッサを用いてN(Nは2のベキ乗)点の基数2の高速フーリエ変換方法において、N/2個のFFTの回転因子の実部と虚部を配列としてメモリに格納するステップと、N個の入力データの実部と虚部をそれぞれ入力順に配列としてメモリに格納するステップと、高速高速フーリエ変換を構成するM=log2N段のブロックのバタフライを組む区間の長さがPより大きい場合に、バタフライの入力ペアとなる2組の連続するP個の入力データを入力とするP並列のバタフライ計算をするステップと、偶数番目の回転因子を取り出して再配置するステップと、バタフライを組む区間の長さがPより小さくなった場合に、2組のP個の入力データを交互に取り出してインターリーブするステップと、バタフライの入力ペアとなる2組の連続するP個の入力データを入力とするP並列のバタフライ計算をするステップと、偶数番目の回転因子を取り出して再配置するステップとを設け、前記インターリブするステップにより常にP並列のバタフライ計算が実行できるようにし、前記回転因子を再配置するステップにより、前記P並列のバタフライ計算における回転因子のロードが同じとなることを特徴とする高速フーリエ変換方法。
Fターム (2件)：
引用特許：
前のページに戻る
