特許

J-GLOBAL ID：200903010817852751

強誘電体メモリ装置

発明者： 笠井 政範
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 大垣 孝
公報種別：公開公報
出願番号（国際出願番号）：特願平11-091896
公開番号（公開出願番号）：特開2000-286394
出願日： 1999年03月31日
公開日（公表日）： 2000年10月13日
要約：

【要約】【課題】 参照電位の精度を向上させる。【解決手段】 従来、参照電位およびメモリ電位は、メモリセル17およびリファレンスセル23における強誘電体キャパシタ13、19の容量差によって決定されていた。本発明では、ビット線BLおよびビット相補線/BLの容量を互いに異ならせて、この容量差を利用して参照電位およびメモリ電位を発生させる。ビット線BLおよびビット相補線/BLの各容量は、強誘電体キャパシタの容量に比べて精度良く得られる。よって、この容量差に依存する参照電位の精度が向上する。

請求項（抜粋）：

複数のビット線および複数のビット相補線よりなるビット線対と、複数のプレート線と、前記ビット線および前記プレート線の交点に設けられてかつ少なくとも第1の強誘電体キャパシタおよび第1のスイッチトランジスタを有するメモリセルと、前記ビット相補線および前記プレート線の交点に設けられてかつ少なくとも第2の強誘電体キャパシタおよび第2のスイッチトランジスタを有するリファレンスセルと、複数の前記メモリセルおよび複数の前記リファレンスセルがマトリクス状に配置されたセルアレイと、前記第1のスイッチトランジスタを制御するワード線と、前記第2のスイッチトランジスタを制御するダミーワード線と、前記ビット線対間の電圧を測定するセンスアンプとを具え、前記ビット線の容量および前記ビット相補線の容量を互いに異ならせてなることを特徴とする強誘電体メモリ装置。

IPC (8件)：

H01L 27/10 451 ,  G11C 11/22 ,  G11C 14/00 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (5件)：

H01L 27/10 451 ,  G11C 11/22 ,  G11C 11/34 352 A ,  H01L 27/10 651 ,  H01L 29/78 371

Fターム (29件)：

5B024AA03 ,  5B024AA07 ,  5B024BA01 ,  5B024BA05 ,  5B024BA27 ,  5B024CA07 ,  5F001AA17 ,  5F001AD12 ,  5F001AD62 ,  5F001AE02 ,  5F001AE03 ,  5F001AE08 ,  5F001AF05 ,  5F001AF24 ,  5F001AG40 ,  5F083AD21 ,  5F083FR02 ,  5F083GA11 ,  5F083LA03 ,  5F083LA09 ,  5F083LA12 ,  5F083LA16 ,  5F083MA06 ,  5F083MA17 ,  5F083MA20 ,  5F083PR43 ,  5F083PR48 ,  5F083PR52 ,  5F083ZA28