昇圧回路

発明者：
出願人/特許権者：
代理人 (1件)：佐藤隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平5-058320
公開番号（公開出願番号）：特開平6-276729
出願日： 1993年03月18日
公開日（公表日）： 1994年09月30日
要約：

【要約】【目的】バックバイアス効果を相殺でき、回路面積および消費電力の増大の防止、クロック発生回路の複雑化の防止、並びに電流能力の低下を防止できる昇圧回路を実現する。【構成】昇圧段を、p形半導体基板に形成され、所定電位にバイアスされたnウェル内に形成されたpウェル内に、電荷運搬用nMOSトランジスタNTおよび電圧伝達用nMOSトランジスタNTBを形成して構成し、昇圧時に上昇する電荷運搬用nMOSトランジスタNTのソース電圧を電圧伝達用nMOSトランジスタNTBを介して基板、すなわちpウェルに伝達するように構成することにより、バックバイアス効果を抑止する

請求項（抜粋）：

昇圧用素子に接続され相補的に昇圧される第1のノードと第2のノードとを作動的に接続する第1のトランジスタと、第2のノードと上記第1のトランジスタの基板ウェルとを作動的に接続する第2のトランジスタとを有し、上記第1のノードが上記第1のトランジスタのゲートおよび上記第2のトランジスタのゲートに接続され、上記第1のトランジスタの基板ウェルと第2のトランジスタの基板ウェルとが接続されていることを特徴とする昇圧回路。

IPC (3件)：

H02M 3/07 , G11C 11/407 , G11C 16/06

FI (2件)：

G11C 11/34 354 F , G11C 17/00 309 D

引用特許：

審査官引用 (3件)

特公平5-058548
特開昭62-253077
特開平3-210274

前のページに戻る