特許
J-GLOBAL ID：200903010823441208
半導体記憶装置およびその製造方法
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-022388
公開番号（公開出願番号）：特開平6-237003
出願日： 1993年02月10日
公開日（公表日）： 1994年08月23日
要約：
【要約】【目的】大容量メモリに適したトンネル電流書き込み方式の浮遊ゲート型電界効果トランジスタ構造とその製造方法を提供する。【構成】浮遊ゲート型電界効果トランジスタにおいて、第1ゲート絶縁膜3をトンネル酸化膜とし、トンネル酸化膜を挾む半導体領域の少なくとも一部をn型、および、p型半導体層とした。【効果】セル面積を著しく縮小化でき、蓄積電荷容量のない超大容量メモリを実現できる。
請求項（抜粋）：
第1導電型の半導体基板上に、第2導電型のソース領域と第2導電型のドレイン領域を有し、前記第2導電型のドレイン領域はその上部に配置された第1導電型の浮遊ゲート電極との間の少なくとも一部に、トンネル電流が通過可能な第1ゲート絶縁膜が配置され、前記第1導電型の浮遊ゲート電極の上部に第2ゲート絶縁膜を介して配置された制御ゲート電極を設けた電界効果トランジスタを単位メモリセルとして構成したことを特徴とする半導体記憶装置。
IPC (3件)：
H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
