特許

J-GLOBAL ID：200903010835208932

半導体集積回路装置及びその製造方法

発明者： 福田 宏
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 小川 勝男
公報種別：再公表公報
出願番号（国際出願番号）：JP2000001001
公開番号（公開出願番号）：WO2001-063673
出願日： 2000年02月22日
公開日（公表日）： 2001年08月30日
要約：

層間絶縁膜内に埋め込まれた導電性ビア又はコンタクトによって接続された多層配線を有するLSIにおいて、上記多層配線を構成する少なくとも一つのレベルの配線層は上記ビア又はコンタクトに接続された第1配線と上記第1配線の近傍に並方配置された第2配線とを有し、上記第1及び又は第2配線はそれらの配線間隔を上記ビア又はコンタクトと上記第2配線との間の距離よりも大きくするコの字状の配線部を有する配線パターン構成とすることによって、配線密度の平均化を図ることができLSIの高速化、低消費電力化等を図ることができる。又、この配線パターンのレイアウト変更をビア又はコンタクトの位置を変更せずにコンピュータを用いて自動化することができるので、大幅な設計変更を必要とせずに短時間で特定レベルの配線層に対して実行することができる。

請求項（抜粋）：

複数の半導体領域を有する半導体基板の主表面上部に層間絶縁膜内に埋め込まれた導電性ビア又はコンタクトによって接続された多層配線を有する半導体集積回路装置において、上記多層配線を構成する少なくとも一つのレベルの配線層は上記ビア又はコンタクトに接続された第1配線と上記第1配線の近傍に並走配置された第2配線とを有し、上記第1及び又は第2配線はそれらの配線間隔を上記ビア又はコンタクトと上記第2配線との間の距離よりも大きくするコの字状の配線部を有することを特徴とする半導体集積回路装置。

IPC (5件)：

H01L21/82 ,  G06F17/50 ,  H01L21/3205 ,  H01L21/822 ,  H01L27/04

FI (7件)：

H01L21/82 W ,  G06F17/50 658E ,  G06F17/50 658M ,  G06F17/50 658U ,  H01L27/04 D ,  H01L21/82 C ,  H01L21/88 Z