異速度分岐多重回路

発明者：
出願人/特許権者：
代理人 (1件)：八幡義博
公報種別：公開公報
出願番号（国際出願番号）：特願平4-136203
公開番号（公開出願番号）：特開平5-308686
出願日： 1992年04月28日
公開日（公表日）： 1993年11月19日
要約：

【要約】【目的】方路の追加等に小規模の変更で柔軟に対応でき異速度分岐多重回路を提供する。【構成】 a、b、cは信号速度がばらばらな入力信号であるが、それぞれを3つのFA(11-1〜11-3)で一旦内部フレームの高速信号に変換して各信号の位相を揃え、それを内部フレームの1フレーム毎にnビットの並列信号へ変換し(12-1〜12-3)、この3個のnビット並列信号をマトリクス構成のSW13に入力して所定のタイミングで分岐・配列変更・多重等を行って2個のnビット並列信号を形成し、これらをそれぞれnビットの直列信号へ変換し(14-1、14-2)、その後17-1と17-2にてそれぞれのnビットの直列信号を内部フレームから本来のフレームへ、即ち、所望の速度の信号の形にして出力する。

請求項（抜粋）：

1フレームの時間長が等しくかつそのフレーム中の各情報チャネルの情報信号のビット数は等しくmであるが信号速度が異なるM個のディジタル信号それぞれの中から情報チャネルの情報信号を伝送先(伝送先の種類数をKとする)別に分岐し同じ伝送先の情報信号をそれぞれ所望の速度で多重化して出力する異速度分岐多重回路であって; この異速度分岐多重回路は、並列的に入力する前記M個のディジタル信号のそれぞれをnビット(n≧m)で構成されるフレームであってM個のディジタル信号中の最高速度よりも早い速度の内部フレームへ変換するM個のフレーム変換手段と; 前記M個のフレーム変換手段それぞれの出力を内部フレーム単位にnビットの並列信号として記憶するM個の直列-並列変換手段と; 前記M個の直列-並列変換手段それぞれの出力を切替制御信号に従って同じ伝送先の情報チャネルの情報を含むnビットの並列信号のL個(L≦K)に組替えて出力するマトリクス構成のチャネル切替手段と; 前記マトリクスの選択位置を分岐すべき情報信号や多重すべき順序等に応じて指定する前記切替制御信号を出力する切替制御手段と; 前記L個の並列信号のそれぞれを直列信号へ変換するL個の並列-直列変換手段と; 前記L個の並列-直列変換手段それぞれの出力を所望の信号速度へ変換するL個のフレーム変換手段と; を備えたことを特徴とする異速度分岐多重回路。

IPC (4件)：

H04Q 11/04 301 , H04Q 11/04 , H04J 3/08 , H04J 3/22

前のページに戻る