特許

J-GLOBAL ID：200903010848588173

整流回路

発明者： 岡部 義治
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 高橋 友二
公報種別：公開公報
出願番号（国際出願番号）：特願平10-098173
公開番号（公開出願番号）：特開平11-285258
出願日： 1998年03月27日
公開日（公表日）： 1999年10月15日
要約：

【要約】【課題】 FETの同期整流において軽負荷領域での効率を向上させる。【解決手段】 FETとダイオードとの並列接続を整流素子とし、軽負荷領域ではFETのゲートをそのソースに直接接続する。

請求項（抜粋）：

整流回路の整流素子として用いられるFETとショットキーバリアダイオードとの並列接続、当該整流回路の出力電流を検出する電流検出回路、この整流回路内のすべての整流素子の各整流素子に対してそれぞれ設けられ、その整流素子のFETのゲート電極をそのソース電極に直接接続するか、当該整流回路内で前記整流素子のFETを同期整流素子として動作させる正規の電圧点に接続するかの切替えを行う各切替回路、前記電流検出回路の出力により前記各切替回路を制御する切替回路制御手段、を備えた整流回路。

IPC (2件)：

H02M 7/21 ,  H02M 3/28

FI (2件)：

H02M 7/21 Z ,  H02M 3/28 F

引用特許：

審査官引用 (2件)

• 同期整流駆動回路
  公報種別：公開公報   出願番号：特願平7-331370   出願人：富士通電装株式会社
• DC-DCコンバータ
  公報種別：公開公報   出願番号：特願平7-219943   出願人：日本電信電話株式会社