特許
J-GLOBAL ID：200903010853921247
半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-130856
公開番号（公開出願番号）：特開平6-342798
出願日： 1993年06月01日
公開日（公表日）： 1994年12月13日
要約：
【要約】【目的】 ゲッタリング層による表面近傍の重金属のゲッタリングによって起こる電気的特性の劣化を少なくするとともに、電気的活性領域に形成される結晶欠陥による電気的特性の劣化も抑える。【構成】 n型Si基板10に第1のp型ウェル11を形成する。第1のp型ウェル11内に形成されたフォトダイオード13と垂直CCD14間の分離のためのチャンネルストップ領域5よりも深い領域に、チャンネルストップ領域5を形成したレジストマスクを用い、イオン注入によりゲッタリング層17が形成されている。
請求項（抜粋）：
半導体基板に形成された素子分離領域と、前記素子分離領域直下に形成されたゲッタリング層を持つことを特徴とする半導体装置。
IPC (2件)：
H01L 21/322
, H01L 27/148
