差動増幅器のパワーダウン回路

発明者：
出願人/特許権者：
代理人 (1件)：藤巻正憲
公報種別：公開公報
出願番号（国際出願番号）：特願平4-041735
公開番号（公開出願番号）：特開平5-243868
出願日： 1992年02月27日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】複数段の増幅部からなる差動増幅器をパワーダウン及びパワーアップする回路において、パワーダウン及びパワーアップ時における位相補償容量に充放電される電荷により生じる雑音を防止し、効果的にパワーダウンする。【構成】第1のパワーダウントランジスタ15,16,17,18,19は、差動増幅器の入力段回路1をパワーダウンするための第1のパワーダウン回路を構成する。第2のパワーダウントランジスタ20,21,22,23,24,25は、差動増幅器の出力段回路2をパワーダウンするための第2のパワーダウン回路を構成する。位相補償器3に接続されている端子12の電位を外部から中点電位に固定し、端子9の電位を決定する差動増幅器の入力段回路1をパワーアップしておくことにより、位相補償器3の端子電圧はパワーダウン時になっても変化しない。

請求項（抜粋）：

縦列に接続された複数段の増幅段と、この複数段の増幅段における各増幅段間の位相補償をする位相補償容量と、前記各増幅段を夫々独立にパワーダウンするパワーダウン回路とを有し、前記位相補償容量の端子電圧を外部より制御することを特徴とする差動増幅器のパワーダウン回路。

前のページに戻る