特許
J-GLOBAL ID：200903010870415061
出力ドライバ回路
発明者：
出願人/特許権者：
代理人 (1件)：
小橋 一男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-214463
公開番号（公開出願番号）：特開平6-209251
出願日： 1993年08月30日
公開日（公表日）： 1994年07月26日
要約：
【要約】 (修正有)【目的】 最大の動作速度を維持しながらdi/dtを充分に低い値へ制限する。【構成】 集積回路装置用の出力ドライバ段が最終論理ゲートに関するスルーレート制御を有している。スルーレート制御は、該ゲート用の電源経路内に位置させた抵抗32により与えられる。トランジスタ52によるスイッチが抵抗と並列に接続されており、且つスルーレート制限機能をディスエーブルさせるか又は減少させるために該抵抗を短絡状態とするために使用することが可能である。該スイッチは、出力回路内の別の位置へ接続されており、且つスイッチングサイクルの一部の期間中にスルーレート制限用抵抗をディスエーブルさせるか又は減少させる。このことは、最も必要とされる場合にスイッチングの一部の期間中にスルーレート制限機能を与え、且つスルーレート制限機能が必要とされない場合にはそれをデイスエーブルさせる。
請求項（抜粋）：
出力ドライバ回路において、集積回路出力パッドへ接続した出力トランジスタ、前記出力トランジスタをターンオン及びターンオフさせるために前記出力トランジスタのゲートへ接続した出力端を具備する論理ゲート、スルーレートを制御するために前記論理ゲートへ接続した制御手段、前記スルーレート制御手段へ接続したフィードバック回路、を有しており、前記フィードバック回路が、前記論理ゲートの出力遷移の選択した一部の期間中に、前記スルーレート制御手段の少なくとも一部をディスエーブルさせることを特徴とする出力ドライバ回路。
IPC (3件)：
H03K 19/0175
, H03K 17/16
, H03K 19/003
