特許

J-GLOBAL ID：200903010874445879

半導体装置

発明者： 入野田 貢
出願人/特許権者： 株式会社リコー ,  リコー応用電子研究所株式会社
代理人 (1件)： 植本 雅治
公報種別：公開公報
出願番号（国際出願番号）：特願平5-189270
公開番号（公開出願番号）：特開平6-169085
出願日： 1993年06月30日
公開日（公表日）： 1994年06月14日
要約：

【要約】【目的】 デバイス特性を劣化させずに、従来に比べてさらにより高集積化,高密度化を図ることが可能である。【構成】 薄膜MOSトランジスタが、表面トランジスタと裏面トランジスタとの2つのトランジスタを有しており、表面トランジスタ,裏面トランジスタは、ソース・ドレイン領域104と活性領域105とを共通にしており、表面トランジスタのチャネルは、活性領域の第1のゲート絶縁膜106と接した部分に形成され、裏面トランジスタのチャネルは、活性領域の第2のゲート絶縁膜110と接した部分に形成される。

請求項（抜粋）：

薄膜MOSトランジスタが形成されている半導体装置であって、前記薄膜MOSトランジスタが、表面トランジスタと裏面トランジスタとの2つのトランジスタを有しており、前記薄膜MOSトランジスタは、ソース領域と、ドレイン領域と、ソース領域とドレイン領域との間の活性領域と、該活性領域の一方の面上に第1のゲート絶縁膜を介して配置された第1のゲート電極と、活性領域の他方の面上に第2のゲート絶縁膜を介して配置された第2のゲート電極とを備え、前記表面トランジスタおよび前記裏面トランジスタは、ソース領域とドレイン領域と活性領域とを共通にしており、前記表面トランジスタのゲート電極は、前記第1のゲート電極であって、該表面トランジスタのチャネルは、前記活性領域の前記第1のゲート絶縁膜と接した部分に形成され、前記裏面トランジスタのゲート電極は、前記第2のゲート電極であって、該裏面トランジスタのチャネルは、前記活性領域の前記第2のゲート絶縁膜と接した部分に形成されるようになっていることを特徴とする半導体装置。

IPC (2件)：

H01L 29/784 ,  H01L 27/00 301