特許

J-GLOBAL ID：200903010877595650

半導体装置およびその製造方法

発明者： 山本 直樹
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願2002-374679
公開番号（公開出願番号）：特開2004-207481
出願日： 2002年12月25日
公開日（公表日）： 2004年07月22日
要約：

【課題】本発明の課題は、nチャンネルMOSトランジスターとpチャンネルMOSトランジスターのためのゲート電極として、同一金属膜内で高仕事関数と低仕事関数を有する領域を所望域に形成できるようにすることにある。かつそれらの仕事関数領域が半導体装置製造工程に耐えられ、多結晶シリコンゲート電極より低抵抗のゲート電極・配線とでき、またこれらのゲート電極が熱工程でゲート絶縁膜と反応して電極とシリコン基板を短絡させないことにある。【解決手段】ゲート電極のベース金属としてゲート絶縁膜材料の酸化物あるいは窒化物生成自由エネルギーより高い酸化物あるいは窒化物生成自由エネルギーを有するタングステン、モリブデンあるいはタンタルなどのVa族あるいはVIa族金属を用いる。また所定域に炭素又は珪素を含有させ、これらの金属の炭化物又は珪化物領域を形成する。【選択図】 図1

請求項（抜粋）：

半導体基板上に形成された絶縁膜と、 前記半導体基板表層部に選択的に形成された第1領域に前記絶縁膜を介して形成され、第1の仕事関数を有する第1の金属膜と、 前記半導体基板表層部に前記第1領域と隣接して設けられた第2領域に前記絶縁膜を介して形成され、前記第1の仕事関数より低い仕事関数を有する第2の金属膜と、 前記第1および第2の金属膜上に堆積された低抵抗を有する電極材とを有することを特徴とする半導体装置。

IPC (8件)：

H01L21/8234 ,  H01L21/28 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78

FI (5件)：

H01L27/08 102C ,  H01L21/28 301R ,  H01L27/08 321D ,  H01L29/58 G ,  H01L29/78 301G

Fターム (70件)：

4M104AA01 ,  4M104BB13 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104BB24 ,  4M104BB34 ,  4M104BB35 ,  4M104BB36 ,  4M104BB37 ,  4M104BB40 ,  4M104CC05 ,  4M104DD37 ,  4M104DD55 ,  4M104DD64 ,  4M104DD65 ,  4M104DD78 ,  4M104DD82 ,  4M104DD83 ,  4M104DD86 ,  4M104DD89 ,  4M104EE05 ,  4M104EE14 ,  4M104EE16 ,  4M104EE17 ,  4M104FF13 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH11 ,  4M104HH14 ,  4M104HH16 ,  5F048AA07 ,  5F048AC01 ,  5F048AC03 ,  5F048BB04 ,  5F048BB08 ,  5F048BB09 ,  5F048BB10 ,  5F048BB11 ,  5F048BB13 ,  5F048BB14 ,  5F048BC06 ,  5F048BD04 ,  5F048BE03 ,  5F048DA25 ,  5F140AA02 ,  5F140AA06 ,  5F140AB03 ,  5F140BA01 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BF03 ,  5F140BF06 ,  5F140BF07 ,  5F140BF11 ,  5F140BF13 ,  5F140BF17 ,  5F140BF21 ,  5F140BF27 ,  5F140BF38 ,  5F140BG08 ,  5F140BG22 ,  5F140BG30 ,  5F140BG32 ,  5F140BG33 ,  5F140BG38 ,  5F140BG44 ,  5F140CB08