特許

J-GLOBAL ID：200903010882970974

半導体装置及びその製造方法

発明者： 矢野 光洋 ,  望月 浩一
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平6-118386
公開番号（公開出願番号）：特開平7-326744
出願日： 1994年05月31日
公開日（公表日）： 1995年12月12日
要約：

【要約】【目的】 MOSゲートを有する半導体装置で、しきい値電圧Vthの経時変化を少なくする。【構成】 表面保護膜を素子の周縁領域に限定して配設し、チャンネルが設けられている素子領域には表面保護膜を配設しないようにした。【効果】 セル領域のシリコン-シリコン酸化膜界面に移動する水素が少なくなり、この界面でのSi-Hボンドが少なくなるから、しきい値電圧Vthの経時変化の少ない半導体装置を得ることができる。

請求項（抜粋）：

第1の主面と第2の主面とを有する第1導電型の第1半導体層と、上記第1の主面の周縁部とこの周縁部よりも中央側に配設された島状領域とを上記第1の主面に上記第1半導体層として残すように上記第1の主面に選択的に配設された、第1導電型とは逆の導電型である第2導電型の第1の半導体領域と、この第1の半導体領域の表面にチャンネル領域を介して上記島状領域と対向するように配設された第1導電型の第2の半導体領域と、上記チャンネル領域の表面上にゲート絶縁膜を介して配設されたゲートと、このゲート表面上に層間絶縁膜を介して配設されるとともに上記第2の半導体領域表面を覆ってこの第2の半導体領域と電気的に接続するように配設された第1の主電極と、この第1の主電極の中央部を除く外周縁部と上記第1の主面の周縁部の表面上とに一体的に配設された表面保護膜と、上記第1半導体層の第2の主面上に配設された第2の主電極と、を備えた半導体装置。

FI (3件)：

H01L 29/78 321 J ,  H01L 29/78 321 N ,  H01L 29/78 321 W

引用特許：

審査官引用 (2件)

• MOS駆動型半導体装置
  公報種別：公開公報   出願番号：特願平4-288694   出願人：株式会社東芝
• 特開昭62-213167