特許

J-GLOBAL ID：200903010914381500

周波数シンセサイザ

発明者： 関戸 哲也
出願人/特許権者： カシオ計算機株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平3-353328
公開番号（公開出願番号）：特開平5-167474
出願日： 1991年12月17日
公開日（公表日）： 1993年07月02日
要約：

【要約】【目的】 基準周波数を変えることなく、2つの異なる周波数を高速で切り換える。【構成】 PLL型発振回路21を含む周波数シンセサイザのループ内に周波数変換用のミキサー23、24が2つ設けられる。そして、ミキサー24によりPLL型発振回路21内の電圧制御発振器の出力fR±fIFとキャリアfIFとが混合されて周波数変換が行われる。一方、スイッチ22がオフしてキャリアfIFが与えられないときは周波数fR±fIFが通過する。また、ミキサー23により周波数fRとキャリアfIFとが混合されて周波数変換が行われるとともに、該キャリアfIFが与えられないときは周波数fR±fIFが通過する。このとき、各ミキサーに加えられるキャリアfIFのオン/オフがスイッチ22によって行われる。したがって、PLLループでの基準周波数を変えることなく、ミキサーのオン/オフだけで周波数シンセサイザの出力周波数が高速に切り換わる。

請求項（抜粋）：

基準周波数を発振する基準発振器、基準発振器の出力を分周する第1の分周器、電圧制御発振器、電圧制御発振器の出力を分周する第2の分周器、第1の分周器と第2の分周器の位相を比較する位相比較器、位相比較器の出力を電圧に変換するチャージポンプ回路およびループフィルタを含んで構成されるPLL型発振回路を有する周波数シンセサイザにおいて、前記PLLのループ内に配置され、前記電圧制御発振器の出力と所定の混合用周波数とを混合して周波数変換を行うとともに、該混合用周波数が与えられないときは前記電圧制御発振器の出力を通過させる第1の混合手段と、前記PLLのループ内に配置され、該第1の混合手段の出力と所定の混合用周波数とを混合して周波数変換を行うとともに、該混合用周波数が与えられないときは該第1の混合手段の出力を通過させる第2の混合手段と、前記各混合手段に加える所定の混合用周波数のオン/オフを行うスイッチ手段と、を設けたことを特徴とする周波数シンセサイザ。

IPC (3件)：

H04B 1/40 ,  H03L 7/08 ,  H03L 7/18

FI (2件)：

H03L 7/08 N ,  H03L 7/18 Z