特許
J-GLOBAL ID:200903010936390847

半導体ウェーハと半導体素子およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 須山 佐一
公報種別:公開公報
出願番号(国際出願番号):特願2004-035584
公開番号(公開出願番号):特開2005-228892
出願日: 2004年02月12日
公開日(公表日): 2005年08月25日
要約:
【課題】例えば低誘電率絶縁膜を有する半導体ウェーハの切断にレーザ加工を適用するにあたり、レーザ加工速度を高めた際の素子周囲のチッピングを抑制し、半導体素子の品質や製造歩留りの向上を図る。【解決手段】半導体ウェーハ1の複数の素子領域2間は、格子状に設けられたダイシング領域3で区画されている。ダイシング領域3はレーザ加工により隣接する素子領域2間を分離する領域13を有し、かつレーザ加工領域13全体に連続した金属層または金属層と樹脂層16とが存在する。このような半導体ウェーハ1を切断して半導体素子を製造するにあたり、金属層または金属層と樹脂層16とが存在する部分をレーザ加工する。【選択図】図2
請求項(抜粋):
複数の素子領域と、前記複数の素子領域間を区画するように格子状に設けられたダイシング領域とを具備する半導体ウェーハにおいて、 前記ダイシング領域はレーザ加工により隣接する前記素子領域間を分離する領域を有し、かつ前記レーザ加工を行う領域全体に連続した金属層または金属層と樹脂層とが存在することを特徴とする半導体ウェーハ。
IPC (1件):
H01L21/301
FI (2件):
H01L21/78 L ,  H01L21/78 B
引用特許:
出願人引用 (3件)

前のページに戻る