特許
J-GLOBAL ID：200903010937133104
CMOS半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-136906
公開番号（公開出願番号）：特開平7-135255
出願日： 1994年06月20日
公開日（公表日）： 1995年05月23日
要約：
【要約】【目的】 レジストマスクの形成,除去工程を増大することなく、nMOSFET及びpMOSFETのいずれにも局所的パンチスルーストッパーを設けることができるCMOS半導体装置の製造方法を提供する。【構成】 CMOS半導体装置において、ゲート電極12の形成後、nMOSFETとpMOSFETの双方に、低濃度のp型不純物及びn型不純物のイオンを連続的に注入する。その後、各MOSFETにソース・ドレイン3,6を形成すると、nMOSFETではp- 領域5が局所的パンチスルーストッパーとなり、pMOSFETではn- 領域7が局所的チャネルストッパーとなる。その際、低濃度のn型不純物とp型不純物との濃度を各チャネル領域13のしきい値の低下が略等しくなる程度に調整すると、実質的にショートチャネル効果を抑制することができ、しかも2つのレジストマスクを形成,除去する工程を削減できる。
請求項（抜粋）：
半導体基板にnチャネルMOSFET及びpチャネルMOSFETを搭載したCMOS半導体装置の製造方法であって、上記半導体基板の上記nチャネルMOSFETのチャネル領域となる部分に閾値制御用不純物を導入する工程と、上記半導体基板の上記pチャネルMOSFETのチャネル領域となる部分に閾値制御用不純物を導入する工程と、上記半導体基板上に、上記nチャネルMOSFETのゲート電極及び上記pチャネルMOSFETのゲート電極を形成する工程と、上記nチャネルMOSFET及び上記pチャネルMOSFETのゲート電極をマスクとして、上記nチャネルMOSFET及びpチャネルMOSFETの双方に低濃度のp型不純物のイオン注入を行う工程と、上記nチャネルMOSFET及び上記pチャネルMOSFETのゲート電極をマスクとして、上記nチャネルMOSFET及びpチャネルMOSFETの双方に低濃度のn型不純物のイオン注入を行う工程と、上記低濃度のp型不純物及びn型不純物のイオン注入を行った後、上記nチャネルMOSFETに高濃度のn型不純物を導入してソース・ドレインを形成する工程と、上記各低濃度の不純物のイオン注入を行った後、上記pチャネルMOSFETに高濃度のp型不純物を導入してソース・ドレインを形成する工程とを備え、上記nチャネルMOSFETのソース・ドレインとチャネル領域との間に局所的パンチスルーストッパーとなるp- 領域を形成し、上記pチャネルMOSFETのソース・ドレインとチャネル領域との間に局所的パンチスルーストッパーとなるn- 領域を形成することを特徴とするCMOS半導体装置の製造方法。
IPC (2件)：
H01L 21/8238
, H01L 27/092
