特許

J-GLOBAL ID：200903010937350156

半導体装置及びその製造方法

発明者： 本間 荘一 ,  山田 浩 ,  斉藤 雅之
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-235177
公開番号（公開出願番号）：特開平10-079403
出願日： 1996年09月05日
公開日（公表日）： 1998年03月24日
要約：

【要約】【課題】 工程が簡単でコストが低く、微細ピッチの場合のアセンブリが容易でかつ、信頼性の高い半導体装置を得る。【解決手段】 半導体チップ上に、接合部材として、接続に十分な高さの凹部形状のバリアメタル層とこのバリアメタル層の高さと同等の厚さの絶縁膜とを形成し、これを配線基板上に設けられた導電性接合材料層と接合させる。

請求項（抜粋）：

半導体チップ、該半導体チップ表面に設けられた第1の接続パッド、該第1の接続パッドを除く領域に形成された第1の絶縁層、該第1の絶縁層上に形成され、該第1の接続パッド上に開口を有する第2の絶縁層、該開口された第1の接続パッド上及び少なくとも開口の内壁面に形成された凹部形状のバリアメタル層、該バリアメタル層の凹部内に接合された導電性接合材料層、該導電性接合材料層上に接合された第2の接続パッド、及び該第2の接続パッド上に設けられた配線基板とを具備することを特徴とする半導体装置。