特許

J-GLOBAL ID：200903010945068257

強誘電体キャパシタの製造方法

発明者： 虫賀 満輝
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-333889
公開番号（公開出願番号）：特開平11-168184
出願日： 1997年12月04日
公開日（公表日）： 1999年06月22日
要約：

【要約】【課題】 強誘電体キャパシタの製造方法に関し、半導体装置に強誘電体キャパシタを作り込む際、アニールの回数を低減する旨の簡単な手段で、半導体装置中のトランジスタが受けるダメージを少なくして特性低下や破壊を防ぎ、しかも、特性良好な強誘電体キャパシタが実現されるようにする。【解決手段】 半導体基板11を覆う層間絶縁膜12上に下部電極用金属膜13及びBi層状ぺロブスカイト型酸化物膜14及び上部電極用金属膜15を順に積層形成し、上部電極用金属膜15及びBi層状ぺロブスカイト型酸化物膜及び上部電極用金属膜を必要形状にパターニングし、その後、前記Bi層状ぺロブスカイト型酸化物膜の結晶化アニールを実施することを特徴とする。

請求項（抜粋）：

半導体基板を覆う絶縁膜上に下部電極用金属膜及び(Bi2 O2 )2+(Am-1Bm O3m+1)2-層状ぺロブスカイト型酸化物[A=Bi3+、Ba2+、Sr2+、Ca2+、Pb2+、K+ 、Na+ 、また、B=Ti4+、Nb5+、Ta5+、Mo6+、W6+、Fe3+、また、mは1から8の自然数]からなる膜及び上部電極用金属膜を順に積層形成する工程と、次いで、前記上部電極用金属膜及び前記Bi層状ぺロブスカイト型酸化物膜及び上部電極用金属膜を必要形状にパターニングする工程と、その後、前記Bi層状ぺロブスカイト型酸化物膜の結晶化アニールを実施する工程とが含まれてなることを特徴とする強誘電体キャパシタの製造方法。

IPC (8件)：

H01L 27/10 451 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4件)：

H01L 27/10 451 ,  H01L 27/04 C ,  H01L 27/10 651 ,  H01L 29/78 371